Jawab:
KONDISI 1
Pada kondisi 1, nilai B0 adalah 0 dan B1 adalah 1, sementara B2 tidak diperhatikan (don't care). Pada situasi ini, yang paling berpengaruh adalah S dan R yang aktif rendah, artinya mereka aktif ketika bernilai logika 0. Dalam kondisi ini, R yang aktif, sehingga menghasilkan Q' = 1 dan Q = 0.
KONDISI 2
Pada kondisi 2, B0 bernilai 1 dan B1 bernilai 0, dengan B2 tidak diperhitungkan. S dan R yang aktif rendah tetap menjadi faktor utama, di mana kali ini S yang aktif, sehingga Q = 1 dan Q' = 0.
KONDISI 3
Untuk kondisi 3, B0 bernilai 0 dan B1 juga bernilai 0, sedangkan B2 tidak dihiraukan. S dan R yang aktif rendah keduanya aktif dalam kondisi ini, yang menyebabkan Q dan Q' sama-sama berlogika 1. Ini adalah kondisi terlarang karena Q dan Q' yang seharusnya saling berlawanan justru memiliki logika yang sama.
KONDISI 4
Pada kondisi 4, B0 = 1, B1 = 1, dan B2 terhubung ke sinyal CLK. Di sini, S dan R yang aktif rendah tidak berfungsi, sehingga output dipengaruhi oleh input T. Karena input T terhubung ke sinyal CLK, output mengalami perubahan terus-menerus, yang dikenal dengan kondisi toggle.
2. Analisa kedudukan pin R dan S terhadap kinerja flip-flop!
Jawab:
Kedudukan pin R (Reset) dan S (Set) terhadap kinerja flip-flop sangat penting, karena kedua pin ini secara langsung mengontrol kondisi output Q dan Q'. S (Set) adalah pin yang berfungsi untuk mengatur output flip-flop menjadi Q = 1 dan Q' = 0. Ketika S aktif (logika 0 pada flip-flop active-low), flip-flop akan memasuki keadaan "set", di mana output utama Q akan berlogika 1, terlepas dari input lainnya. Jika S aktif dalam jangka waktu tertentu, flip-flop akan terus berada dalam kondisi ini hingga ada perubahan pada input lainnya, seperti pada sinyal clock atau pin R. R (Reset) bertugas untuk mengatur output flip-flop menjadi Q = 0 dan Q' = 1.
Ketika R aktif (logika 0 pada flip-flop active-low), flip-flop akan "reset", memaksa output Q ke logika 0, terlepas dari input lain.R biasanya digunakan untuk menginisialisasi atau mengembalikan sistem ke kondisi awal (resetting) agar flip-flop memulai dari keadaan tertentu.
R dan S yang dikendalikan dengan benar memastikan flip-flop dapat beralih dengan lancar antara mode "set" dan "reset", menjaga kestabilan output dan menghindari kondisi tidak valid. Jika salah satu atau keduanya diaktifkan secara tidak tepat, seperti dalam kondisi terlarang, flip-flop bisa menjadi tidak stabil, menyebabkan kesalahan dalam sistem digital yang menggunakan flip-flop tersebut.
Tidak ada komentar:
Posting Komentar